Перейти к основному содержанию
EDU-MMCS
Вы используете гостевой доступ (
Вход
)
Вычислительные системы и микропрограммирование
В начало
Курсы
Весенний семестр
Магистратура
В.С
Общее
Примеры исходного кода с комментариями
Примеры исходного кода с комментариями
Скачать папку
Примеры кода
Verilog
mfp_seven_segment_displays.v
trigger_2.v
your_project_name.v
VHDL
trigger.vhd
your_project_name_2.vhd
◄ Некоторые конструкции Verilog (Будет пополняться)
Перейти на...
Перейти на...
Краткая инструкция в картинках к XILINX ISE
Краткое введение в пользовательский интерфейс среды Quartus.
DE0-CV_v.1.2.1_SystemCD
Некоторые конструкции Verilog (Будет пополняться)
Проектирование синхронных схем. Быстрый старт с Verilog HDL
Редактор электронных схем (онлайн)
Ресурсы посвящённые VHDL и Verilog
Лекции Мик 2016
Лабораторная работа №1
Лабораторная работа №2
Использование компонентов VHDL
Использование компонентов в Verilog
Сумматор
Умножитель
Лабораторная работа №3 (Конвейер)
Лабораторная работа №4
Методичка по созданию автомата в среде Quartus в картинках на примере построения автомата с двумя состояниями.pdf
Проектирование синхронных схем. Быстрый старт с Verilog HDL ►
Примеры кода