Перейти к основному содержанию
EDU-MMCS
Вы используете гостевой доступ (
Вход
)
Вычислительные системы и Микропрограммирование ФИИТ 2018
В начало
Курсы
Осенний семестр
Магистратура
ВСиМП ФИИТ 2018
Общее
Artix-7 50T FPGA Evaluation Kit
Artix-7 50T FPGA Evaluation Kit
Нажмите на ссылку
Artix-7 50T FPGA Evaluation Kit
, чтобы открыть ресурс.
Перейти на...
Перейти на...
Полная распиновка платы 7A50T
Схема отладочной платы 7A50T
Общая документация по плате 7A50T
Неплохой справочник по VHDL
Неплохой справочник по Verilog
Основы синтаксиса VHDL и Verilog
Как создать проект на VIvado
Лабораторная работа №1
Пример проекта с логическими функциями.
Лабораторная работа №2
Лабораторная работа №3
Симуляция в XILINX Vivado
Лабораторная работа №4
Реализация автоматов на VHDL И Verilog
uart
Лабораторная работа №5
Лабораторная работа №6
Пример управляющего автомата 8-битного процессора
Шаблон проекта управляющего автомата 8-битного процессора
Лабораторная работа №7
Полная распиновка платы 7A50T ►