Оглавление секции
-
-
Содержит краткое описание основных особенностей языка и целевой архитектуры.
(пишется по ходу чтения курса)
-
Билет содержит два вопроса из программы коллоквиума и одну задачу для составления программы на языке Ассемблера.
-
1.1 Мбайт
-
Неплохие ресурсы, на которых можно подсматривать синтаксис Verilog и VHDL.
http://www.vanko.me/ru/story/vvedenie-v-vhdl
http://kit-e.ru/articles/circuit/2008_4_164.php
http://portal-ed.ru/index.php/uchebnik-verilog
https://habrahabr.ru/post/212507/
http://digitrode.ru/computing-devices/fpga/91-verilog-bazovyy-kurs-chast-vi.html
http://electrosofts.com/verilog/if_else.html
-